Microprocesseur RISC

RISC (Reduced Instruction Set Computer) est une structure interne d'un processeur basé sur un langage assembleur comportant un nombre minimum d'instructions simples.

Les premiers microprocesseurs étaient basés sur une conception interne de type CISC (abréviation de Complex Instruction Set Computer) incluant des instructions complexes capables d'exécuter en une opération plusieurs instructions simples. En pratique, elles étaient peu utilisées et nécessitaient une conception complexe du coeur du microprocesseur, ralentissant l'exécution de l'ensemble des instructions (y compris des simples). L'avantage du RISC est un câblage direct des instructions à l'intérieur du circuit électronique, ce qui augmente la vitesse de traitement.

Depuis le Nexgen Nx586, tous les microprocesseurs actuels utilisent l'architecture RISC. Pour garder la compatibilité avec les anciens microprocesseurs de type CISC (8088, 286, 386, 486 et Pentium), une unité de traduction est implantée à l'entrée du microprocesseur. Ceci explique que la vitesse effective d'un processeur ne se déduit plus par la fréquence de l'horloge mais plutôt aux performances de cette unité de décodage.

Avantages CISC

Défauts CISC

  • Instructions similaires à celles des langages de programmation standard
  • Moins de lignes de code pour le même résultat
  • Ecriture des programmes plus rapide, facilement compréhensible
  • Utilisation de la mémoire Ram plus faible
  • Beaucoup d'instructions différentes, difficile à mémoriser par le programmeur et à les utiliser toutes.
  • Taille des instructions variable, avec des difficultées de classification lors de l'exécution (structure non standardisée).
Microprocesseur RISC
  • Codage diffférent pour les instructions d'accès à la mémoire et des instructions de calculs, manupulation de données dans les registres internes, ...
  • Structure interne du processeur qui permet d'exécuter directement chaque instruction (sans prédécodage), ce qui permet d'utiliser des architectures superpiline, superscalaire
  • Beaucoup de registres généraux.

Le passage du CISC au RISC oblige d'implanter le coprocesseur mathématique dans le coeur du processeur.

Définitions associées: architecture Netburst - hyperthreading

Dernière mise à jour, le 21/01/2021